核心思路
Chiplet（芯粒）是一种设计范式转变：不再把所有功能做在同一块大芯片（单片 SoC）上，而是拆成若干个小芯片，分别制造，再通过先进封装集成在一起。
为什么要拆开
良率经济学。 这是最直接的理由。芯片制造中，缺陷是随机分布的。一块芯片面积越大，包含缺陷的概率越高，良率越低。
假设单芯片良率 80%，把一个大芯片拆成四个小芯片，每个小芯片的良率会显著提高（比如 95%），那么四个全部合格的概率约为 0.95⁴ ≈ 81%——看起来差不多？但要注意，大芯片的面积远大于四个小芯片之和（还要加上互连开销），实际良率差异会更明显。
对于昂贵的大芯片，良率提升几个百分点，就能省下巨额成本。
异构集成。 这是更长远的价值。一块 SoC 里，计算单元需要最先进的工艺，而 I/O、模拟电路、电源管理用成熟工艺就够了，且用先进工艺做模拟电路反而性能不佳、成本更高。
Chiplet 允许：每个模块用最适合它的工艺节点制造，然后封装在一起。
复用与迭代速度。 一个设计良好的 I/O 芯粒可以在多代产品中复用，不必每次重新设计整颗 SoC。
代价：互连
拆开的最大代价是芯粒之间的通信。
单片 SoC 内部，模块间通过片上金属互连，带宽高、延迟低、功耗小。而 Chiplet 之间要走封装基板上的走线，带宽、延迟、功耗都差一个量级。
因此，Chiplet 架构的关键在于如何切分——切在通信最不频繁的地方。这个划分决策，直接决定了系统性能。
产业影响
Chiplet 催生了对统一互连标准的需求（如 UCIe），让不同厂商的芯粒能够互连。这对产业格局的影响可能很深远：从"一家公司做完整芯片"转向"多家公司各做自己最擅长的芯粒，再集成"。
说明：本文为半导体封装与设计领域的公开知识整理。