传统封装流程
- 晶圆制造完成；
- 切割成单个芯片（Die）；
- 把合格芯片贴装到封装基板上；
- 连线（打线或倒装）；
- 注塑成型，形成封装体。
特点：每个芯片单独封装。
晶圆级封装（WLP）
思路反过来：在整片晶圆上完成封装的部分或全部工序，然后再切割。
优势：
- 批量处理，效率高；
- 封装后的尺寸接近芯片本身（芯片尺寸封装，CSP）——因为不需要额外的基板和引脚框；
- 电学性能好（互连路径短）。
两种主要形式
扇入型（Fan-In WLP）
重新布线层（RDL）和焊球都分布在芯片面积内。
特点：封装尺寸 = 芯片尺寸。最小巧。
限制：I/O 数量受芯片面积限制（焊球间距有下限）。
应用：手机中的小芯片（如电源管理、射频前端、传感器）。
扇出型（Fan-Out WLP）
- 先把芯片从晶圆上切下来；
- 把这些芯片重新放置到一块载板上（间距更大）；
- 用模塑料把芯片包覆，形成一块"重构晶圆"；
- 在这块重构晶圆上做重新布线层（RDL），把 I/O 引出到芯片面积之外；
- 植球，最后切割。
优势：
- I/O 数量不受芯片面积限制（可以"扇出"到更大的区域）；
- 可以把多个芯片封装在一起（这就是扇出型封装用于系统集成的基础）；
- 厚度薄、电性能好。
代表技术：台积电的 InFO（Integrated Fan-Out），被用于部分移动处理器；以及用于 2.5D 集成的 CoWoS。
重新布线层（RDL）
这是 WLP 的核心技术。
RDL用半导体工艺（光刻 + 电镀）在晶圆表面制作精细的金属布线，把芯片的焊盘重新分配到需要的位置。
由于用的是半导体工艺，RDL 的线宽/线距可以做到微米级——远精细于传统封装基板。
这使得高密度的芯片间互连成为可能，是 2.5D/3D 集成的技术基础。
硅通孔（TSV）
对于 3D 堆叠，需要在硅片内部制作垂直的导电通道。
TSV 工艺：刻蚀深孔 → 沉积绝缘层 → 填充金属（通常是铜）→ 减薄晶圆露出通孔。
TSV 使上下层芯片可以直接垂直互连，路径极短。
应用：HBM（前文提到）、3D NAND、堆叠式图像传感器。
一个产业意义
先进封装正在成为提升系统性能的重要手段。
当制程微缩的性价比下降时，通过封装层面的集成（Chiplet、2.5D、3D）来提升系统性能和集成度，成为一条重要路径。
这也是"超越摩尔（More than Moore）"的核心思路之一。
说明：本文为半导体封装的知识整理。