为什么测试如此重要

一颗先进芯片有数百亿个晶体管，制造工序上千道。任何一个环节的微小偏差都可能导致功能缺陷。

而一颗失效芯片如果流到客户手中（尤其是用在汽车、医疗设备、服务器中），代价远高于测试成本。

三个测试阶段

一、晶圆测试（CP，Circuit Probing）

在晶圆切割之前，用探针卡接触每个芯片的焊盘，进行基本功能和参数测试。

目的：标记出不良芯片（Die），避免把坏芯片拿去封装——封装成本远高于测试成本。

这一步通常在高温和常温下进行（因为有些缺陷只在特定温度下暴露）。

二、成品测试（FT，Final Test）

封装完成后，对成品芯片进行完整测试：

  • 功能测试：所有功能是否正常；
  • 性能测试：能否在标称频率下稳定工作；
  • 功耗测试；
  • 在不同电压、温度条件下的测试。

三、可靠性测试（抽检）

不是每颗都测，而是抽样进行加速老化测试：

  • 高温工作寿命（HTOL）：在高温、高电压下长时间运行，加速器件老化，推算寿命；
  • 温度循环：反复冷热冲击，检验封装可靠性；
  • 湿热测试；
  • ESD（静电放电）测试：检验静电防护能力。

分档（Binning）

测试结果不只"合格/不合格"两种。

同一批芯片，由于制造工艺的微小差异，其最高工作频率、功耗、核心完整性可能不同。

因此会进行分档：

  • 能在高频下稳定工作的，标为高规格产品，卖高价；
  • 频率稍低的，标为低一档产品；
  • 部分核心有缺陷的，可能会屏蔽掉坏的核心，作为低端型号出售（这是 CPU 产品线中"i5/i7"一类区分的来源之一）。

这种做法大幅提升了整体良率收益。

测试的挑战

一、测试时间成本。 完整的功能测试可能需要数秒到数分钟。对于海量出货的芯片，测试时间直接转化为成本。

二、测试覆盖率。 要测到所有可能的故障模式，测试向量（test pattern）的数量可能爆炸式增长。

三、测试机（ATE）成本。 高端自动化测试设备价格极其昂贵，且需要与芯片的 I/O 数量、速度匹配。

可测试性设计（DFT）

由于芯片内部节点无法直接从外部访问，工程师会在设计阶段就植入测试结构：

扫描链（Scan Chain）：把芯片内部的触发器串联成一条移位寄存器链，测试时可以从外部"移入"特定状态，运行一个时钟周期后再"移出"结果并比对。

内建自测试（BIST）：在芯片内部集成测试电路，自己生成测试向量、自己分析结果。存储器（SRAM/DRAM）普遍采用。

边界扫描（JTAG）：用于测试芯片间的连接。

这些设计会占用额外的芯片面积（通常几个百分点），但换来的是可测性——这是必要的投资。

说明：本文为芯片测试技术的公开知识整理。