什么是 CMOS

CMOS（互补金属氧化物半导体）：使用成对的 NMOS 和 PMOS 晶体管构成逻辑电路。

  • NMOS：栅极为高电平时导通（把输出拉到低电平）；
  • PMOS：栅极为低电平时导通（把输出拉到高电平）。

"互补"指的就是这两种特性相反的晶体管配对使用。

反相器（NOT）

最简单的例子。

  • 输入为高 → NMOS 导通、PMOS 截止 → 输出接地（低电平）；
  • 输入为低 → PMOS 导通、NMOS 截止 → 输出接电源（高电平）。

为什么 CMOS 统治了数字电路

关键优势：静态功耗极低。

在 CMOS 电路中，无论输出是高还是低，电源到地之间总是有一个晶体管截止的——不存在直流通路。

因此，在状态保持不变时，几乎没有电流流动（只有极小的漏电流）。

这是 CMOS 相对于早期 NMOS 逻辑、双极型逻辑（TTL）的决定性优势——它使得大规模集成成为可能（否则数亿个晶体管持续耗电，功耗和散热都无法承受）。

动态功耗的来源

前文提到，动态功耗主要包括对负载电容充放电的功耗。

在 CMOS 中，功耗主要发生在输出翻转的瞬间：

  • 从低到高：电源通过 PMOS 给负载电容充电；
  • 从高到低：负载电容通过 NMOS 放电到地。

所以功耗与翻转率成正比——这解释了为什么"时钟频率越高、翻转越频繁，功耗越大"。

与非门、或非门

NAND（与非）：两个 NMOS 串联（都导通才输出低），两个 PMOS 并联（任一导通就输出高）。

NOR（或非）：两个 NMOS 并联，两个 PMOS 串联。

为什么 NAND 比 NOR 快：在同样的驱动能力下，串联的 NMOS 会分摊电阻，而 PMOS 的迁移率本来就低。

NAND 的结构（NMOS 串联、PMOS 并联）对速度更有利，因此 NAND 在 CMOS 电路中使用得更广泛（许多标准单元库以 NAND 为核心）。

从逻辑门到芯片

现代芯片设计不会手动画晶体管，而是：

  1. 用 HDL（硬件描述语言）描述功能；
  2. 逻辑综合工具把它转换成门级网表；
  3. 网表映射到标准单元库——预先设计好的、包含各种逻辑门（与非、或非、异或、触发器等）的物理版图；
  4. 布局布线工具把标准单元摆放在芯片上并连线。

标准单元库是代工厂提供的，包含了每种逻辑门的多种驱动强度版本，供综合工具在速度和面积之间权衡。

一个有趣的普适性

NAND 是"功能完全"的——只用 NAND 门就能构造出任何逻辑函数（包括与、或、非、异或，以及触发器）。

理论上，只要有足够多的 NAND 门，就能搭出任何数字电路，包括 CPU。

这体现了数字逻辑的一个优美性质：极简的基础单元，可以构建出任意复杂的系统。

说明：本文为数字集成电路的公开知识整理。